CoWoS란 무엇일까?
NVIDIA GPU와 HBM을 연결하는 핵심 기술
지금까지 우리는 AI 반도체의 중요한 부품들을 하나씩 배웠습니다.
NVIDIA 같은 회사가 GPU를 설계합니다.
TSMC 같은 파운드리가 GPU를 실제 실리콘 칩으로 만듭니다.
SK하이닉스·삼성전자·Micron 같은 메모리 회사는 HBM을 만듭니다.
그런데 여기서 아주 중요한 문제가 하나 남아 있습니다.
GPU와 HBM을 어떻게 연결할까요?
그냥 컴퓨터 메인보드 위에 GPU를 놓고 HBM을 옆에 꽂으면 되는 것 아닐까요?
그렇게 간단하지 않습니다.
AI용 GPU와 HBM 사이에는 엄청난 양의 데이터가 매우 빠르게 오가야 합니다.
두 칩 사이의 연결이 느리면 GPU가 아무리 강력해도 HBM의 데이터를 기다리게 됩니다.
그래서 GPU와 여러 개의 HBM을 아주 가까운 곳에 배치하고 수많은 초미세 배선으로 연결하는 기술이 필요합니다.
그 대표적인 기술이 바로 TSMC의 CoWoS입니다.
TSMC는 CoWoS를 고성능 컴퓨팅과 AI 제품을 위한 대표적인 2.5D 첨단 패키징 플랫폼으로 설명하고 있으며, 여러 로직 칩과 HBM 스택을 하나의 고성능 패키지 안에 통합할 수 있도록 발전시키고 있습니다.
CoWoS를 한 문장으로 설명하면?
CoWoS는
GPU 같은 고성능 로직 반도체와 여러 개의 HBM을 매우 가까이 배치하고 초미세 연결을 통해 하나의 거대한 반도체 시스템처럼 작동하게 만드는 첨단 패키징 기술
입니다.
쉽게 말하면
GPU와 HBM 사이에 초대형 데이터 고속도로를 만들어주는 기술
이라고 생각하면 됩니다.
CoWoS라는 이름은 무슨 뜻일까?
CoWoS는
Chip-on-Wafer-on-Substrate
에서 나온 이름입니다.
처음 보면 매우 어렵습니다.
하지만 단어를 나누면 이해할 수 있습니다.
Chip
반도체 칩.
Wafer
칩들을 연결하는 웨이퍼 수준의 구조.
Substrate
그 아래에 있는 패키지 기판.
즉 아주 단순하게 보면
칩 → 연결 구조 → 패키지 기판
이 층층이 연결되는 형태라고 생각할 수 있습니다.
TSMC는 CoWoS를 여러 칩을 고밀도로 연결하는 2.5D 웨이퍼 수준 시스템 통합 기술로 제공하고 있습니다.
그런데 왜 GPU와 HBM을 그냥 기판에 연결하면 안 될까?
일반적인 컴퓨터를 생각해보겠습니다.
CPU가 있습니다.
메모리 슬롯이 있습니다.
메인보드의 배선을 통해 서로 데이터를 주고받습니다.
일반적인 컴퓨터에서는 이런 구조가 충분할 수 있습니다.
하지만 AI용 GPU와 HBM은 차원이 다릅니다.
GPU는 매 순간 엄청난 양의 데이터를 필요로 합니다.
HBM 역시 GPU에 엄청난 데이터를 전달하기 위해 매우 넓은 인터페이스를 사용합니다.
이 둘을 멀리 떨어뜨려 놓으면 필요한 연결을 효율적으로 만들기 어렵습니다.
그래서 GPU와 HBM을 매우 가까이 붙여야 합니다.
천재와 자료실을 다시 생각해보자
GPU는 계산을 매우 빠르게 하는 천재 연구팀입니다.
HBM은 엄청난 자료를 저장한 초고속 자료실입니다.
그런데 자료실이 다른 도시에 있습니다.
연구원이 자료를 요청할 때마다 트럭으로 책을 가져와야 합니다.
아무리 연구원이 빨라도 자료를 기다려야 합니다.
그래서 자료실을 연구실 바로 옆에 붙입니다.
그리고 두 건물 사이에 넓은 통로를 만듭니다.
CoWoS가 바로 이 초고속 연결 공간을 만들어주는 기술이라고 생각하면 쉽습니다.
GPU와 HBM 사이에는 얼마나 많은 연결이 필요할까?
HBM은 이름부터 High Bandwidth Memory입니다.
즉 많은 데이터를 동시에 전달하도록 만들어졌습니다.
이를 제대로 활용하려면 GPU와 HBM 사이에도 엄청나게 많은 전기 연결이 필요합니다.
일반적인 회로기판의 비교적 굵은 배선만으로는 이런 초고밀도 연결을 구현하기 어려울 수 있습니다.
그래서 CoWoS에서는 훨씬 더 촘촘한 연결 기술을 사용합니다.
여기에서 인터포저가 다시 등장한다
앞에서 패키징을 배울 때 인터포저(Interposer)를 배웠습니다.
인터포저는
GPU와 HBM 같은 여러 반도체 사이에서 수많은 신호를 연결하는 초정밀 중간 연결판
입니다.
TSMC의 대표적인 CoWoS-S 방식에서는 대형 실리콘 인터포저 위에 로직 칩과 여러 HBM 스택을 배치하고 고밀도 배선으로 연결합니다.
인터포저를 거대한 환승역으로 생각해보자
GPU라는 도시가 있습니다.
HBM 도시가 네 개 있습니다.
각 도시가 서로 직접 도로를 만들면 매우 복잡합니다.
그래서 도시 사이에 거대한 환승역을 만듭니다.
모든 도시가 이 환승역을 통해 연결됩니다.
이 환승역이 인터포저입니다.
CoWoS의 기본 구조를 아주 단순하게 그려보자
대략 이런 모습을 상상하면 됩니다.
HBM GPU HBM
HBM HBM
↓
인터포저 또는 고밀도 연결층
↓
패키지 기판
↓
서버 보드
실제 제품의 구조는 훨씬 복잡하지만 핵심은 간단합니다.
GPU와 여러 HBM이 같은 패키지 안에서 매우 가까이 연결된다
는 것입니다.
왜 이것을 2.5D 패키징이라고 할까?
CoWoS는 대표적인 2.5D 첨단 패키징 기술로 분류됩니다.
GPU와 HBM이 완전히 위아래로 포개져 있는 것은 아닙니다.
대체로 같은 연결 플랫폼 위에 옆으로 배치됩니다.
하지만 일반 회로기판보다 훨씬 촘촘한 연결을 사용합니다.
그래서 평범한 2D 배치보다 발전했지만 완전한 3D 적층과는 다른 구조라는 의미에서 2.5D라고 부릅니다.
3D 패키징과는 무엇이 다를까?
3D 패키징에서는 칩을 직접 위아래로 쌓을 수 있습니다.
예를 들어
칩 A
↓
칩 B
처럼 수직으로 연결합니다.
TSMC는 이런 3D 적층을 위한 별도의 SoIC 기술도 제공하고 있으며, CoWoS 같은 2.5D 기술과 조합해 더욱 복잡한 시스템을 구성할 수 있도록 3DFabric이라는 통합 패키징 플랫폼을 운영하고 있습니다.
그런데 HBM 자체는 이미 3D 구조다
여기서 재미있는 점이 있습니다.
HBM 자체는 여러 DRAM 다이를 위로 쌓은 구조입니다.
즉 HBM 안에서는 3D 적층이 사용됩니다.
그리고 완성된 HBM 스택 여러 개를 GPU 옆에 놓고 CoWoS 같은 2.5D 패키징으로 연결합니다.
따라서 AI 가속기 하나에는
HBM 내부의 3D 적층
GPU와 HBM 사이의 2.5D 연결
이 동시에 사용될 수 있습니다.
반도체가 점점 하나의 건축물처럼 된다
예전 반도체는 칩 하나를 만드는 것이 중요했습니다.
하지만 AI 반도체는 점점 건축물과 비슷해집니다.
1층에는 패키지 기판이 있습니다.
그 위에는 인터포저가 있습니다.
그 위에는 GPU와 HBM이 있습니다.
HBM 자체는 또 여러 층으로 쌓여 있습니다.
즉 하나의 칩이라기보다 여러 반도체를 조립한 초소형 전자 도시에 가까워지고 있습니다.
CoWoS의 가장 중요한 역할 1: 메모리 대역폭
GPU는 HBM에서 데이터를 가져옵니다.
GPU와 HBM 사이의 통로가 좁다면 HBM 자체가 아무리 빠르더라도 소용이 없습니다.
CoWoS는 매우 많은 연결을 만들어 GPU가 HBM의 높은 대역폭을 활용할 수 있도록 돕습니다. TSMC 역시 CoWoS의 핵심 가치 중 하나로 고성능 연산과 높은 메모리 대역폭을 함께 제공할 수 있다는 점을 강조하고 있습니다.
16차선 고속도로가 있는데 입구가 1차선이라면?
HBM이 16차선 고속도로라고 생각해보겠습니다.
그런데 GPU로 들어가는 입구가 한 차선밖에 없습니다.
자동차가 입구에서 모두 막힙니다.
HBM이 가진 넓은 대역폭을 제대로 활용하지 못합니다.
CoWoS는 이 연결 부분까지 넓고 촘촘하게 만드는 기술입니다.
CoWoS의 중요한 역할 2: 연결거리를 줄인다
GPU와 HBM이 가까이 있을수록 데이터가 이동해야 하는 거리를 줄일 수 있습니다.
거리가 줄어들면 신호 전달과 전력 효율 측면에서 유리할 수 있습니다.
그래서 첨단 패키징에서는 칩을 가능한 한 효율적으로 가까이 배치하는 것이 중요합니다.
사무실에서 부서를 멀리 떨어뜨리면?
한 회사가 있습니다.
설계팀은 서울에 있습니다.
개발팀은 부산에 있습니다.
매번 회의할 때 이동해야 합니다.
반대로 두 팀을 같은 건물에 놓으면 협업이 훨씬 빨라집니다.
GPU와 HBM도 비슷합니다.
칩 사이 물리적 거리를 줄이는 것이 중요합니다.
CoWoS의 중요한 역할 3: 여러 HBM을 연결한다
AI GPU에는 HBM 하나만 사용하는 것이 아닐 수 있습니다.
하나의 고성능 프로세서 주변에 여러 개의 HBM 스택을 배치할 수 있습니다.
TSMC의 CoWoS 플랫폼은 하나 이상의 로직 칩과 여러 HBM 스택을 하나의 패키지에 통합하도록 설계되어 있습니다.
즉 GPU 하나에 여러 개의 초고속 자료창고를 붙이는 것입니다.
자료실 하나보다 자료실 여덟 개
연구원 1만 명이 있다고 생각해보겠습니다.
자료실 하나만 있으면 사람들이 몰립니다.
자료실을 여러 개 만들고 각 자료실과 연구팀 사이에 넓은 통로를 만들면 더 많은 자료를 동시에 공급할 수 있습니다.
AI GPU 주변에 여러 HBM이 필요한 이유를 이렇게 이해할 수 있습니다.
CoWoS의 중요한 역할 4: 여러 로직 칩도 연결할 수 있다
CoWoS는 단순히 GPU 하나와 HBM만 연결하는 기술이 아닙니다.
여러 개의 로직 칩이나 Chiplet을 함께 배치할 수도 있습니다.
TSMC는 CoWoS를 여러 SoC와 HBM을 통합하는 플랫폼으로 설명하고 있습니다.
즉 앞으로 Chiplet 구조가 확대될수록 이런 첨단 패키징의 역할은 더 커질 수 있습니다.
레고 블록을 연결하는 거대한 판
Chiplet을 레고 블록이라고 배웠습니다.
CPU 블록,
GPU 블록,
입출력 블록,
HBM 블록
이 있다고 생각해보겠습니다.
CoWoS 같은 패키징 플랫폼은 이 블록들을 올려놓고 연결하는 초정밀 레고 베이스판과 비슷합니다.
CoWoS에도 종류가 있다
CoWoS는 하나의 고정된 구조만 의미하지 않습니다.
TSMC는 현재 CoWoS 계열을 크게
CoWoS-S
CoWoS-R
CoWoS-L
로 구분하고 있습니다.
각 방식은 연결 구조와 사용되는 인터포저 방식이 다릅니다.
CoWoS-S란 무엇일까?
CoWoS-S의 S는 Silicon Interposer와 연결해서 생각하면 쉽습니다.
대형 실리콘 인터포저 위에 로직 칩과 HBM을 배치합니다.
실리콘을 이용하면 매우 높은 배선 밀도를 만들 수 있다는 장점이 있습니다.
TSMC는 CoWoS-S에서 고밀도 연결이 가능한 실리콘 인터포저를 이용해 로직 Chiplet과 HBM을 통합한다고 설명하고 있습니다.
CoWoS-S의 단점은 무엇일까?
실리콘 인터포저를 매우 크게 만들수록 제조비와 구조적인 어려움이 커질 수 있습니다.
AI 칩은 점점 커지고 있습니다.
GPU도 커집니다.
HBM 수도 늘어날 수 있습니다.
그러면 필요한 연결판도 더 커집니다.
그래서 더 큰 시스템을 위한 다른 CoWoS 방식도 발전하고 있습니다.
CoWoS-R은 무엇일까?
CoWoS-R에서는 RDL, Redistribution Layer 기반 인터포저 구조를 활용합니다.
RDL은 쉽게 말하면
칩들의 연결 위치를 다시 정리해주는 매우 미세한 재배선층
입니다.
TSMC는 CoWoS-R을 여러 층의 RDL을 활용해 대형 HPC 제품을 지원하는 구조로 설명하고 있습니다.
RDL을 도로 재정비라고 생각해보자
도시마다 도로 입구 위치가 다릅니다.
A 도시의 출구는 왼쪽에 있습니다.
B 도시의 출구는 오른쪽에 있습니다.
이 상태로 직접 연결하기 어렵습니다.
그래서 중간에서 도로를 다시 배치하고 정리합니다.
RDL이 이런 역할을 한다고 생각하면 쉽습니다.
CoWoS-L은 무엇일까?
CoWoS-L은 RDL 기반 구조와 LSI(Local Silicon Interconnect) 같은 국소적인 실리콘 연결 기술을 조합합니다.
쉽게 말하면 전체를 거대한 실리콘 인터포저로 만드는 대신 정말 고밀도 연결이 필요한 부분에 실리콘 연결 구조를 집중적으로 사용하는 방식이라고 이해할 수 있습니다.
TSMC는 CoWoS-L을 더 큰 HPC 제품에서 높은 배선 밀도와 설계 유연성을 확보하기 위한 방식으로 설명하고 있습니다.
전체 도로를 최고급으로 만들 필요는 없다
도시 전체 도로를 모두 F1 경주장 수준으로 만들 필요는 없습니다.
차량이 가장 많이 몰리는 구간만 초고속 도로를 만들고,
나머지는 일반 도로를 사용할 수 있습니다.
CoWoS-L도 아주 단순하게 생각하면 이런 최적화와 비슷한 아이디어가 들어 있다고 볼 수 있습니다.
왜 CoWoS가 계속 발전할까?
AI 칩이 계속 커지고 있기 때문입니다.
더 많은 GPU 계산장치가 필요합니다.
더 많은 HBM이 필요합니다.
더 많은 Chiplet이 필요할 수 있습니다.
그러면 패키지 크기와 연결 복잡성도 계속 증가합니다.
TSMC도 CoWoS-S만으로 모든 대형 시스템을 처리하기보다 CoWoS-R과 CoWoS-L 같은 다양한 구조를 제공하고 있습니다.
반도체 크기에는 레티클 한계도 있다
노광장비로 반도체를 만들 때 한 번에 노광할 수 있는 영역에는 물리적인 한계가 있습니다.
이를 설명할 때 레티클 크기(Reticle Size)라는 개념이 등장합니다.
과거에는 하나의 칩 크기가 이 범위 안에 있어야 하는 문제가 중요했습니다.
하지만 여러 다이와 HBM을 패키징으로 연결하면 단일 다이 크기를 넘어 훨씬 큰 시스템을 구성할 수 있습니다.
TSMC는 현재 CoWoS-S에서 약 3.3배 레티클 크기 수준의 실리콘 인터포저를 지원하며, 그보다 더 큰 구조에는 CoWoS-L이나 CoWoS-R을 권장하고 있습니다.
운동장보다 큰 집을 짓고 싶다면?
한 장의 설계도에 그릴 수 있는 최대 크기가 정해져 있다고 생각해보겠습니다.
그 크기보다 큰 건물을 만들고 싶다면 여러 부분으로 나누어 만든 뒤 연결해야 합니다.
Chiplet과 CoWoS 같은 기술이 비슷한 역할을 할 수 있습니다.
그래서 패키징이 무어의 법칙을 보완한다
트랜지스터를 계속 작게 만드는 것은 여전히 중요합니다.
하지만 점점 어려워지고 비용도 증가합니다.
그래서
더 작은 공정
더 많은 Chiplet
더 많은 HBM
더 좋은 패키징
을 조합해 전체 시스템 성능을 높이는 방향이 중요해지고 있습니다.
CoWoS는 바로 이 변화의 중심에 있는 기술 중 하나입니다.
CoWoS가 NVIDIA에 중요한 이유
NVIDIA의 AI GPU가 아무리 강력해도 실제 AI 시스템을 만들려면 높은 메모리 대역폭이 필요합니다.
이를 위해 여러 HBM 스택을 GPU 가까이에 연결해야 합니다.
이런 고성능 AI 가속기 구조 때문에 CoWoS 같은 첨단 패키징 기술의 중요성이 커졌습니다.
TSMC 역시 생성형 AI의 확산 이후 CoWoS에 대한 시장 수요가 크게 증가했다고 설명하고 있습니다.
NVIDIA 혼자서 AI GPU를 만드는 것이 아니다
다시 공급망 전체를 보겠습니다.
NVIDIA
GPU를 설계합니다.
↓
TSMC
GPU를 제조합니다.
↓
SK하이닉스·삼성전자·Micron
HBM을 만듭니다.
↓
TSMC의 CoWoS 같은 첨단 패키징
GPU와 HBM을 연결합니다.
↓
완성된 AI 가속기
↓
AI 서버
↓
AI 데이터센터
이렇게 여러 기업과 기술이 연결됩니다.
그래서 AI GPU 공급은 GPU 칩 수만 보면 안 된다
GPU 칩이 100만 개 있다고 생각해보겠습니다.
HBM도 충분합니다.
그런데 CoWoS 같은 첨단 패키징을 50만 개밖에 처리할 수 없습니다.
최종 AI 가속기는 몇 개를 만들 수 있을까요?
최대 50만 개 수준으로 제한될 수 있습니다.
바로 패키징 병목입니다.
공장 마지막 조립라인이 부족한 상황
자동차 엔진이 100만 개 있습니다.
배터리도 100만 개 있습니다.
타이어도 충분합니다.
하지만 마지막 조립공장이 30만 대밖에 처리하지 못합니다.
최종 자동차 생산량은 30만 대 수준으로 제한됩니다.
AI 반도체에서도 첨단 패키징 능력이 비슷한 병목이 될 수 있습니다.
그래서 CoWoS 생산능력이라는 말이 뉴스에 등장한다
AI 반도체 수요가 커지면서 TSMC는 CoWoS를 포함한 첨단 패키징 생산능력을 확대해왔습니다. TSMC의 공식 자료에서도 생성형 AI 확산으로 CoWoS 수요가 커졌으며 차세대 AI와 HPC 제품을 지원하기 위해 첨단 패키징 능력을 계속 확대하고 있다고 설명합니다.
즉 이제 파운드리 투자에서는
웨이퍼 생산량
뿐 아니라
패키징 생산량
도 중요합니다.
전공정만 늘리면 해결되지 않는다
TSMC가 GPU 생산공장을 두 배로 늘렸다고 생각해보겠습니다.
GPU는 더 많이 만들어집니다.
하지만 CoWoS 생산능력은 그대로입니다.
그러면 완성된 AI 가속기 생산량은 크게 늘지 않을 수 있습니다.
그래서 AI 공급망에서는 모든 단계를 함께 늘려야 합니다.
GPU 부족 → HBM 부족 → CoWoS 부족
AI 산업에서는 병목이 이동할 수 있습니다.
처음에는 GPU 제조가 부족합니다.
GPU 생산이 늘어납니다.
그다음에는 HBM이 부족합니다.
HBM 생산을 늘립니다.
그다음에는 패키징이 부족할 수 있습니다.
그래서 산업을 분석할 때는
현재 가장 부족한 것이 무엇인가?
를 보는 것이 중요합니다.
CoWoS는 단순히 성능만의 문제가 아니다
첨단 패키징이 중요한 이유는 성능뿐만이 아닙니다.
수율도 중요합니다.
비싼 GPU와 비싼 HBM 여러 개를 모두 준비했습니다.
마지막 패키징 과정에서 문제가 발생하면 큰 손실이 생길 수 있습니다.
그래서 CoWoS 같은 첨단 패키징에서는 제조 정밀도와 수율 관리도 매우 중요합니다.
비싼 부품을 마지막에 망치면 손실이 크다
100원짜리 부품 두 개를 연결하다 실패했습니다.
손실은 크지 않을 수 있습니다.
하지만 매우 비싼 GPU와 여러 HBM을 모두 붙인 뒤 마지막 연결에 문제가 생기면 손실이 훨씬 큽니다.
그래서 AI 패키징은 높은 품질 관리가 필요합니다.
열 관리도 문제다
GPU는 열을 많이 발생시킵니다.
HBM도 고속으로 작동합니다.
그리고 여러 칩을 매우 가까이 배치합니다.
그러면 작은 공간에서 많은 열이 발생합니다.
따라서 CoWoS 같은 고밀도 패키징에서는
전력 공급,
열 배출,
기계적 안정성
도 함께 고려해야 합니다.
고층 빌딩에 사람들이 너무 많이 모이면?
건물 안에 사람이 늘어납니다.
컴퓨터도 많습니다.
열이 많이 발생합니다.
에어컨과 전력시설을 강화해야 합니다.
AI 패키지도 비슷합니다.
칩을 많이 붙일수록 연결뿐 아니라 열과 전력을 관리하는 기술이 중요해집니다.
CoWoS와 HBM4는 왜 함께 발전할까?
HBM4는 이전 세대보다 데이터 인터페이스가 더욱 넓어졌습니다.
GPU에 전달해야 하는 데이터도 증가합니다.
그러면 GPU와 HBM을 연결하는 패키징에서도 더 높은 연결 밀도와 더 복잡한 구조가 필요해질 수 있습니다.
즉
GPU 발전
↓
HBM 발전
↓
패키징 발전
이 함께 움직입니다.
하나만 발전하면 안 된다
GPU만 발전하면 메모리가 병목이 됩니다.
HBM만 발전하면 연결이 병목이 될 수 있습니다.
패키징만 발전해도 GPU가 부족하면 의미가 없습니다.
그래서 AI 반도체는 전체 시스템을 동시에 발전시켜야 하는 산업입니다.
CoWoS와 Chiplet도 함께 발전한다
앞에서 Chiplet을 배웠습니다.
큰 칩 하나 대신 여러 작은 다이를 조합하는 방식입니다.
Chiplet이 많아질수록 다이 사이를 연결해야 합니다.
그러면 CoWoS 같은 첨단 패키징 기술의 역할도 커집니다.
TSMC의 CoWoS 플랫폼도 여러 로직 Chiplet과 HBM을 한 패키지 안에 통합하는 방향으로 발전하고 있습니다.
미래에는 패키지 하나가 컴퓨터처럼 될 수 있다
예전에는 컴퓨터 메인보드 위에
CPU,
GPU,
메모리
가 따로 있었습니다.
하지만 첨단 패키징이 발전하면 하나의 패키지 안에
CPU Chiplet,
GPU Chiplet,
AI Chiplet,
I/O Chiplet,
HBM
이 함께 들어갈 수 있습니다.
작은 패키지 하나가 거대한 컴퓨터 시스템처럼 되는 것입니다.
이것이 System-Level Integration이다
이제 반도체 산업의 관심이
칩 하나
에서
시스템 전체
로 이동하고 있습니다.
누가 가장 빠른 트랜지스터를 만드는가도 중요합니다.
하지만 동시에
누가 여러 칩을 가장 효율적으로 연결하는가
도 매우 중요해졌습니다.
그래서 TSMC의 경쟁력도 공정 하나로 보면 안 된다
TSMC를 보면 흔히
3나노,
2나노
같은 미세공정부터 생각합니다.
하지만 AI 시대에는
첨단공정
CoWoS 같은 2.5D 패키징
SoIC 같은 3D 적층
까지 함께 봐야 합니다.
TSMC는 이 2.5D·3D 통합 기술들을 3DFabric이라는 플랫폼으로 묶어 제공하고 있습니다.
파운드리는 이제 ‘칩 공장’만이 아니다
과거의 파운드리는
“설계파일을 보내주면 칩을 만들어드립니다.”
에 가까웠습니다.
하지만 앞으로는
“칩을 만들어드리고, 여러 칩과 메모리를 연결해 하나의 시스템으로 만들어드립니다.”
라는 역할까지 커질 수 있습니다.
그래서 첨단 패키징은 파운드리 경쟁의 새로운 전장이 되고 있습니다.
CoWoS를 가장 쉽게 기억하는 방법
오늘 내용이 어렵다면 이 비유만 기억하면 됩니다.
GPU
수많은 문제를 푸는 천재 연구원.
HBM
연구원 바로 옆의 초고속 자료실.
CoWoS
연구원과 여러 자료실을 연결하는 거대한 초고속 통로와 건물 구조.
즉
GPU + HBM + 초고속 연결 = CoWoS 기반 AI 패키지
라고 생각하면 됩니다.
오늘 내용 한눈에 정리하기
오늘은 여덟 가지를 기억하면 됩니다.
첫째, CoWoS는 TSMC가 제공하는 대표적인 2.5D 첨단 패키징 플랫폼입니다.
둘째, GPU 같은 고성능 로직 칩과 여러 HBM을 하나의 패키지 안에서 매우 가깝게 연결할 수 있습니다.
셋째, GPU와 HBM 사이의 연결거리를 줄이고 많은 배선을 확보해 높은 메모리 대역폭을 활용하는 데 중요한 역할을 합니다.
넷째, CoWoS-S는 실리콘 인터포저를 사용하고, CoWoS-R은 RDL 기반 구조를, CoWoS-L은 RDL과 국소 실리콘 연결 구조를 조합하는 방식입니다.
다섯째, AI 칩이 커지고 HBM과 Chiplet 수가 늘면서 CoWoS 같은 첨단 패키징 기술의 중요성도 커지고 있습니다.
여섯째, GPU와 HBM이 충분해도 첨단 패키징 생산능력이 부족하면 최종 AI 가속기 생산이 제한될 수 있습니다.
일곱째, 첨단 패키징에서는 연결뿐 아니라 수율·전력·발열 관리도 매우 중요합니다.
여덟째, AI 시대의 반도체 경쟁은 더 이상 미세공정 하나만의 경쟁이 아니라 GPU·HBM·Chiplet·첨단 패키징을 하나의 시스템으로 얼마나 잘 통합하느냐의 경쟁입니다.
그렇다면 왜 반도체 경쟁이 패키징까지 확대됐을까?
여기까지 우리는 매우 흥미로운 변화를 확인했습니다.
과거 반도체 산업에서는
“누가 더 작은 트랜지스터를 만들 수 있는가?”
가 가장 중요한 경쟁 중 하나였습니다.
10나노,
7나노,
5나노,
3나노,
2나노
로 계속 줄여왔습니다.
그런데 트랜지스터가 작아질수록 기술은 더 어려워지고 비용은 급격하게 커집니다.
동시에 AI 반도체는 점점 더 많은 GPU, HBM, Chiplet을 필요로 합니다.
그래서 이제는
한 개의 칩을 더 작게 만드는 경쟁
과 함께
여러 개의 칩을 더 잘 연결하는 경쟁
이 동시에 벌어지고 있습니다.
즉 반도체 산업의 전쟁터가
미세공정 → 미세공정 + 첨단 패키징
으로 넓어지고 있는 것입니다.
다음 글에서는
「왜 반도체 기술 경쟁이 ‘미세공정’에서 ‘패키징’으로 넓어지고 있을까?｜2나노만 봐서는 안 되는 이유」
를 통해 무어의 법칙이 느려지는 시대에 왜 Chiplet·HBM·CoWoS·3D 적층이 새로운 경쟁력이 되고 있는지 알아보겠습니다.
댓글 0
첫 댓글을 남겨보세요.